FPGA / ASIC RTL Designer for DSP algorithms (Msc)

В архиве с 23 июня 2017

Требуемый опыт работы: 3–6 лет

Полная занятость, полный день

HUAWEI
3,8

Moscow, Владыкино, Алтуфьевское шоссе, 1к7

Вакансия в архиве

Работодатель, вероятно, уже нашел нужного кандидата и больше не принимает отклики на эту вакансию

Похожие вакансии

HUAWEI
3,8

Moscow, Владыкино, Алтуфьевское шоссе, 1к7